RISC-V vs ARM: Architektúra pre Embedded

Prečo toto rozhodnutie teraz záleží

Procesorová architektúra, ktorú si zvolíte pre embedded produkt, vás uzamkne na 5–15 rokov životného cyklu produktu. V roku 2026 je toto rozhodnutie významnejšie než kedykoľvek predtým, pretože:

1. RISC-V dosiahol produkčnú zrelosť. K roku 2025 bolo dodaných viac ako 10 miliárd RISC-V jadier. Už to nie je experiment — SiFive, Espressif (ESP32-C3/C6), Bouffalo Lab a WCH dodávajú produkčný kremík.

2. Licenčné náklady ARM rastú. IPO spoločnosti Arm Holdings a následná obchodná stratégia tlačili licenčné poplatky vyššie, najmä pre IoT návrhy, kde sú marže tenké.

3. Digitálna suverenita EÚ vyžaduje otvorené architektúry. Investícia €43 miliárd z EU Chips Act explicitne podporuje open-source hardvér a European Processor Initiative (EPI) buduje svoje HPC procesory na RISC-V.

4. AI na edge vyžaduje vlastné inštrukcie. Rozšíriteľná ISA RISC-V vám umožňuje pridať vlastné inštrukcie pre AI akceleráciu — fixná ISA ARM túto flexibilitu nedokáže poskytnúť. Pozrite Edge AI.

Nesprávna voľba znamená buď preplácanie ARM licencií pre cenovo citlivé IoT zariadenie, alebo podcenenie zrelosti nástrojov potrebných pre časovo kritický launch.

Základy architektúry

Čo majú spoločné

ARM aj RISC-V sú RISC (Reduced Instruction Set Computer) architektúry:

• Load/store architektúra — prístup k pamäti oddelený od výpočtov
• Inštrukcie s fixnou šírkou (prevažne 32-bit)
• Veľké súbory registrov (32 univerzálnych registrov v oboch)
• Pipeline-ovaná exekúcia pre vysokú priepustnosť

Čo ich odlišuje

Aspekt	ARM	RISC-V
Model licencie	Proprietárny — platba za jadro alebo čip	Open-source (BSD) — zadarmo navždy
ISA rozšírenia	Fixované spoločnosťou Arm Holdings (Neon, SVE, Helium)	Modulárne — vlastné rozšírenia bez obmedzení
Kódovanie inštrukcií	Variabilné (Thumb-2: 16/32-bit)	Čisté fixné šírky (32-bit základ, 16-bit komprimované)
Verzie architektúry	ARMv7-M, ARMv8-M, ARMv9 (zložité verzovanie)	Jednoduché: RV32I, RV64I + štandardné rozšírenia (M, A, F, D, C)
Spätná kompatibilita	Rozsiahla (desaťročia legacy podpory)	Návrh od nuly, bez legacy záťaže
Vlastné inštrukcie	Nie sú povolené licenciou	Plne povolené a podporované
Závislosť na dodávateľovi	Viazaný na roadmap a ceny Arm Holdings	Žiadna závislosť na jednom dodávateľovi

Modulárna ISA RISC-V vysvetlená

Kľúčovou inováciou RISC-V je jeho modulárny dizajn. Vyberáte iba rozšírenia, ktoré potrebujete:

RV32I     — Základné celočíselné (povinné, 47 inštrukcií)
  + M    — Celočíselné násobenie/delenie
  + A    — Atomické operácie (multi-core, RTOS)
  + F    — Jednoducho presná plávajúca čiarka
  + D    — Dvojnásobne presná plávajúca čiarka
  + C    — Komprimované inštrukcie (16-bit, znižuje veľkosť kódu o 25–30 %)
  + V    — Vektorové operácie (SIMD, AI akcelerácia)
  + B    — Bitová manipulácia
  + Zicsr — Riadiace/stavové registre
  + Custom — VAŠE vlastné inštrukcie pre vašu aplikáciu

Príklad: Jednoduchý IoT senzor potrebuje iba RV32IMC (celočíselné + násobenie + komprimované) — malé jadro používajúce ~15K hradiel. Linux-schopný aplikačný procesor potrebuje RV64IMAFDC — oveľa väčšie jadro, ale stále bez licencie.

Táto modularita je dôvod, prečo je RISC-V obzvlášť silné pri integrácii do FPGA — môžete syntetizovať presne procesor, ktorý potrebujete, vedľa vlastných hardvérových akcelerátorov.

Priame porovnanie výkonu

Reálne benchmarky kremíka (dáta 2026)

Čip	Architektúra	Jadro	MHz	CoreMark	CoreMark/MHz	Spotreba	Cena (1K ks)
STM32F407	ARM Cortex-M4	M4	168	566	3,37	150 mW	6,50 €
GD32VF103	RISC-V (Bumblebee)	RV32IMAC	108	360	3,33	90 mW	2,80 €
ESP32-C3	RISC-V	RV32IMC	160	407	2,55	110 mW	1,20 €
ESP32-S3	ARM+Xtensa	Dual Xtensa LX7	240	1 181	4,92	310 mW	2,50 €
STM32U5	ARM Cortex-M33	M33+TrustZone	160	651	4,07	40 mW	5,80 €
BL616	RISC-V (T-Head E907)	RV32IMAFCP	320	1 050	3,28	120 mW	1,50 €
CH32V307	RISC-V (RISC-V4F)	RV32IMAFCX	144	476	3,31	80 mW	1,80 €
SiFive U74	RISC-V	RV64GC	1 500	8 200	5,47	2 W	15+ € (SoM)
NXP i.MX 8M	ARM Cortex-A53	A53 quad	1 800	12 600	7,00	3 W	18+ €

Kľúčové poznatky:

• Na úrovni MCU (Cortex-M vs RV32) je výkon na MHz porovnateľný — v rozmedzí 10–20 %
• ARM aplikačné procesory (Cortex-A) stále vedú v absolútnom surovom výkone
• RISC-V čipy sú konzistentne o 30–60 % lacnejšie pri ekvivalentných výkonových triedach
• Energetická účinnosť RISC-V je konkurencieschopná, niektoré čipy vedú vo výkone na watt

Kde ARM vyhráva na výkone

• Vysokovýkonné aplikačné procesory — Cortex-A78, A720, X4 sú roky pred aplikačnými jadrami RISC-V
• SoC s integrovaným GPU — ARM Mali a Immortalis GPU nemajú RISC-V ekvivalent
• AI akcelerácia — ARM Ethos NPU je produkčne overený; RISC-V vektorové rozšírenie AI je vo vývoji

Kde RISC-V vyhráva na výkone

• Ultra-nízko-výkonové MCU — menšie jadrá, nižší kľudový prúd
• Vlastne akcelerované záťaže — vlastné ISA rozšírenia môžu prekonať ARM o 10–100× pre špecifické algoritmy
• FPGA soft jadrá — RISC-V jadrá sa efektívne syntetizujú na FPGA; ARM nemá ekvivalentné FPGA licencovanie

Zrelosť ekosystému: Skutočný diferenciátor

Výkon je blízky. Medzera v ekosystéme je miesto, kde žijú skutočné rozdiely:

Vývojové nástroje

Kategória nástrojov	ARM	RISC-V
IDE	Keil MDK, IAR, STM32CubeIDE (zrelé, integrované)	PlatformIO, Freedom Studio, Eclipse-based (funkčné, menej vyleštené)
Kompilátor	ARM GCC, ARM Compiler 6, IAR (vysoko optimalizované)	GCC (dobré), LLVM/Clang (rýchlo sa zlepšuje)
Debugger	J-Link, ST-Link, ULINK (hardvér + softvér zrelé)	J-Link (čiastočný), OpenOCD (dobrý), vlastné sondy
RTOS	FreeRTOS, Zephyr, Mbed OS, ThreadX (prvotriedna podpora)	FreeRTOS, Zephyr, RT-Thread (dobrá podpora, rastúca)
Linux	Zrelý, milióny nasadení	Funkčný, podpora v mainline jadre od 2022
Dokumentácia	Rozsiahla, profesionálnej úrovne	Premenlivá — vynikajúca pre hlavných dodávateľov, riedka pre menších

Dostupnosť softvérových knižníc

Knižnica/Framework	Podpora ARM	Podpora RISC-V
TensorFlow Lite Micro	✅ Optimalizované (CMSIS-NN)	⚠️ Funkčné, neoptimalizované
mbedTLS / WolfSSL	✅ Hardvérovo akcelerované	⚠️ Iba softvérovo na väčšine čipov
CMSIS-DSP	✅ ARM-špecifická optimalizácia	❌ Žiadny ekvivalent (vlastné)
Bluetooth stack (NimBLE)	✅ Zrelý	✅ Dobrý (ESP32-C3/C6)
Wi-Fi stack	✅ Zrelý	✅ Dobrý (ESP32-C séria)
USB stack (TinyUSB)	✅ Zrelý	✅ Rastúci
Riadenie motorov (FOC)	✅ Optimalizované knižnice ST, TI	⚠️ Obmedzené, väčšinou vlastné

Záver: Ekosystém ARM je zrelý o viac ako 15 rokov. Ak váš projekt potrebuje špecifickú periférnu knižnicu, integráciu RTOS alebo optimalizovanú DSP rutinu, overte si podporu RISC-V predtým, než sa zaviažete.

Licencovanie a analýza nákladov

Licenčná štruktúra ARM

Licencovanie ARM funguje v úrovniach:

Typ licencie	Náklady	Čo dostanete
Poplatok za čip	1–2 % ceny čipu	Použitie pred-navrhnutého ARM jadra (napr. Cortex-M4)
Architektonická licencia	$1M–$10M+ vopred + poplatky	Návrh vlastného ARM-kompatibilného jadra
Flexible Access	$200K–$1M/rok predplatné	Prístup k plnému portfóliu počas vývoja

Nákladová štruktúra RISC-V

Komponent	Náklady
ISA licencia	$0 — open-source (BSD licencia)
Soft core IP	$0 (open-source: VexRiscv, PicoRV32, NEORV32) až $50K–$500K (komerčné: SiFive, Andes)
Vývojové nástroje	$0 (GCC, OpenOCD) až $5K–$20K (komerčné IDE)
Členstvo RISC-V International	$0 (komunita) až $250K/rok (strategický člen)

Dopad nákladov pri výrobe vo veľkom

Objem výroby	Záťaž ARM licenčných poplatkov	Úspora s RISC-V
10 000 kusov	~2 000–20 000 €	Zanedbateľný prínos
100 000 kusov	~20 000–200 000 €	Zmysluplné úspory
1 000 000 kusov	~200 000–2 000 000 €	Významné — môžu financovať vlastný vývoj
10 000 000 kusov	~2M–20M €	Obrovské — preto sa adopcia RISC-V zrýchľuje pri veľkých objemoch

Kľúčový poznatok: Pre nízko-objemové IoT produkty (<50K kusov) je nákladový rozdiel zanedbateľný — rozhodujte sa podľa ekosystému. Pre vysoko-objemové spotrebiteľské IoT (>500K kusov) sa licenčné úspory RISC-V stávajú strategickou výhodou.

RISC-V na FPGA: Unikátna výhoda

Jedna oblasť, kde RISC-V nemá ARM ekvivalent, je nasadenie na FPGA. ARM nelicencuje svoje jadrá pre FPGA syntézu (s vzácnymi výnimkami). RISC-V soft jadrá sú voľne syntetizovateľné:

Populárne RISC-V FPGA jadrá

Jadro	Jazyk	Architektúra	Veľkosť (LUT)	MHz (Artix-7)	Vlastnosti
PicoRV32	Verilog	RV32IMC	~1 500	250–400	Ultra-malé, ideálne pre riadenie
VexRiscv	SpinalHDL	RV32IMAFDC	1 500–4 000	200–300	Vysoko konfigurovateľné, voľby pipeline
NEORV32	VHDL	RV32IMACB_Zicsr	3 000–5 000	100–200	Plný SoC s perifériami, vynikajúca dokumentácia
CVA6 (Ariane)	SystemVerilog	RV64IMAFDC	30 000+	100–150	Linux-schopné, aplikačnej triedy
Ibex	SystemVerilog	RV32IMC	3 000–4 000	200+	lowRISC/Google, zamerané na bezpečnosť

Prečo to záleží: Môžete umiestniť RISC-V procesor dovnútra vášho FPGA vedľa vlastných hardvérových akcelerátorov — bežiaci firmvér pre konfiguráciu a riadenie, zatiaľ čo FPGA štruktúra zvláda real-time spracovanie signálov. Toto je architektúra za modernými platformami Edge AI a softvérovo definovanými prístrojmi.

V Inovasense pravidelne nasadzujeme RISC-V soft jadrá v našich FPGA návrhoch pre riadiacu rovinu, správu protokolov a konfiguráciu — eliminujúc potrebu samostatného MCU na doske.

Suverenita EÚ a strategické úvahy

Európsky uhol pohľadu

EÚ urobila z otvorených architektúr strategickú prioritu:

• European Processor Initiative (EPI) — budovanie RISC-V procesorov pre HPC a automotive s viac ako €240M financovaním EÚ
• EU Chips Act — investícia €43 miliárd explicitne podporujúca open-source hardvér a návrhy znižujúce závislosť na non-EÚ IP dodávateľoch
• Projekt DARE — EÚ-financovaný RISC-V pre vesmírne aplikácie
• OpenHW Group (sídli v Európe) — spoločný vývoj RISC-V jadier (rodina CORE-V)

Pre európske hardvérové spoločnosti ponúka RISC-V cestu k architektonickej nezávislosti — žiadna závislosť na jednom britsko/japonskom IP dodávateľovi (Arm Holdings, vlastnený SoftBank) pre jadro vášho produktu.

Dôsledky pre exportné kontroly

Podľa EÚ regulácií pre tovar dvojakého použitia samotná procesorová architektúra všeobecne nie je kontrolovaná — ale vlastné rozšírenia pre kryptografiu alebo spracovanie signálov môžu vyžadovať exportnú licenciu. Transparentnosť RISC-V (open-source, auditovateľné) môže v skutočnosti zjednodušiť procesy bezpečnostnej certifikácie v porovnaní s uzavretým IP ARM.

Diverzifikácia dodávateľského reťazca

ARM čipy pochádzajú od obmedzeného počtu dodávateľov (ST, NXP, TI, Nordic, atď.). RISC-V kremík je dostupný od širšieho, diverzifikovanejšieho dodávateľského reťazca:

• Čína — Espressif, Bouffalo Lab, WCH, Allwinner (cenovo optimalizované IoT)
• Európa — Codasip, Andes (cez TSMC EU), GreenWaves (zamerané na AI)
• USA/Globálne — SiFive, Microchip (PolarFire SoC), Qualcomm (skúma RISC-V)

Táto diverzita znižuje riziko jedného dodávateľa — ponaučenie, ktoré si mnohé spoločnosti odniesli počas nedostatku čipov 2021–2023.

Rozhodovací rámec: Kedy čo zvoliť

Zvoľte ARM keď:

✅ Čas na trh je kritický — zrelý ekosystém ARM znamená menej debugovania, viac existujúceho kódu, rýchlejší vývoj ✅ Potrebujete overené, optimalizované knižnice — DSP, ML inferencia, riadenie motorov s kódom optimalizovaným výrobcom ✅ Staviate na existujúcej ARM kódovej báze — portovanie z Cortex-M na Cortex-M je triviálne; portovanie na RISC-V vyžaduje úsilie ✅ Potrebujete TrustZone bezpečnosť — TrustZone od ARM je zrelé a certifikované (PSA Level 2+) ✅ Vysokovýkonný aplikačný procesor — séria Cortex-A stále vedie RISC-V o 2–3 roky ✅ Váš tím má ARM expertízu — náklady na preškolenie sú reálne

Zvoľte RISC-V keď:

✅ Cena za kus je kritická — nulové poplatky sa kumulujú pri veľkých objemoch ✅ Potrebujete vlastné inštrukcie — AI akcelerácia, vlastné krypto, doménovo-špecifické spracovanie ✅ Nasadzujete na FPGA — RISC-V soft jadrá sú zadarmo, ARM nie je dostupné ✅ Záleží vám na suverenite EÚ — open-source ISA bez závislosti na dodávateľovi ✅ Ultra-nízko-príkonový dizajn — orezte ISA na minimum, eliminujte nepoužívanú logiku ✅ Staviate kremíkový produkt — SoC dizajnéri ušetria milióny na licenciách ✅ Dlhý životný cyklus produktu (10+ rokov) — žiadne riziko zmeny podmienok alebo zvýšenia poplatkov ISA dodávateľom

Hybridný prístup

Mnohé sofistikované návrhy používajú oboje:

• RISC-V pre real-time riadiacu rovinu (malý, deterministický, bez licencie)
• ARM pre aplikačnú rovinu (Linux, GUI, sieťovanie, AI inferencia)
• FPGA pre hardvérovú akceleráciu (spracovanie signálov, vlastné rozhrania)

Tento heterogénny prístup je čoraz bežnejší v priemyselných produktoch a automobilových systémoch.

Porovnanie bezpečnosti

Bezpečnostná funkcia	ARM	RISC-V
Dôveryhodná exekúcia	TrustZone (zrelé, certifikované)	PMP + sPMP (funkčné, menej zrelé)
Secure boot	Overené implementácie	Dostupné, závislé na dodávateľovi
Odolnosť voči postranným kanálom	Rozsiahly výskum, opatrenia	Rastúci výskum, niektoré medzery
Formálna verifikácia	Obmedzená (uzavretý zdrojový kód)	Možná (open source umožňuje plný audit)
Post-kvantová pripravenosť	Závislá na dodávateľovi	Vlastné rozšírenia sú možné
CRA zhoda	Priamočiara s TrustZone	Dosiahnuteľná so starostlivým návrhom

Kľúčový poznatok pre bezpečnostne kritické aplikácie: Bezpečnostný príbeh ARM je dnes zrelší. Ale otvorenosť RISC-V umožňuje hlbší bezpečnostný audit — môžete overiť každý tranzistor, čo je s uzavretým IP ARM nemožné. Pre obranu a kritickú infraštruktúru sa táto transparentnosť čoraz viac cení.

Ako začať s RISC-V

Ak vyhodnocujete RISC-V pre nový projekt:

Hardvér pre rýchly štart

Doska	Čip	Cena	Najlepšie pre
ESP32-C3-DevKitM	ESP32-C3 (RV32IMC)	8 €	Wi-Fi/BLE IoT, Arduino-kompatibilné
Milk-V Duo	CV1800B (RV64GCV + ARM A53)	9 €	Linux + RTOS, dual-architektúra
Sipeed Longan Nano	GD32VF103 (RV32IMAC)	5 €	Bare-metal embedded, STM32-like
SiFive HiFive Unmatched	SiFive U74 (RV64GC)	600 €	Desktopový Linux, SW vývoj
Digilent Arty A7 + VexRiscv	FPGA soft jadro	130 €	Prototypovanie vlastného RISC-V SoC

Cesta učenia

1. Začnite s ESP32-C3 — známe Arduino/PlatformIO prostredie, Wi-Fi/BLE zahrnuté
2. Skúste bare-metal — napíšte štartovací kód, pochopte CSR, nakonfigurujte časovačové prerušenia
3. Pridajte RTOS — portujte FreeRTOS alebo Zephyr pre pochopenie HAL rozdielov oproti ARM
4. Prejdite na FPGA — syntetizujte VexRiscv alebo NEORV32 na Arty doske a prispôsobte SoC

Často kladené otázky

Nahradí RISC-V ARM?

Nie v krátkodobom horizonte. Výhoda ekosystému ARM je príliš veľká na rýchle prekonanie. RISC-V však zaberie významný podiel na trhu v segmentoch IoT mikrokontrolérov, FPGA soft jadier, vlastných AI akcelerátorov a vysoko-objemových spotrebiteľských zariadení, kde záleží na licenčných nákladoch. Do roku 2030 analytici projektujú, že RISC-V bude poháňať 25–30 % IoT čipov (oproti ~10 % v roku 2025). Obe architektúry budú koexistovať, každá dominujúca v iných segmentoch.

Je RISC-V pripravené na produkciu?

Áno. Viac ako 10 miliárd RISC-V jadier bolo dodaných v produkčných produktoch. Len ESP32-C3 bol dodaný v miliónoch Wi-Fi zariadení. Jadrá SiFive sa používajú v pevných diskoch Western Digital (miliardy kusov). Čínsky polovodičový priemysel široko adoptoval RISC-V pre IoT a spotrebnú elektroniku. Pre aplikácie na úrovni mikrokontrolérov je RISC-V dnes produkčne pripravené.

Dá sa na RISC-V spustiť Linux?

Áno. RISC-V je podporované v mainline Linux jadre od verzie 4.15 (2018) s plnou podporou od 5.x. 64-bitový RISC-V (RV64GC) dokáže bežať Ubuntu, Fedora, Debian a Buildroot. Výkon je adekvátny pre embedded Linux aplikácie (sieťovanie, UI, spracovanie dát), ale zatiaľ nie je konkurencieschopný s ARM Cortex-A pre náročné záťaže ako Android alebo desktopové výpočty.

Ako RISC-V ovplyvňuje exportné kontroly?

Samotná RISC-V ISA nie je exportne kontrolovaná — je to otvorený štandard. Avšak špecifické implementácie (konkrétne návrhy čipov, vlastné rozšírenia pre kryptografiu) môžu spadať pod regulácie pre tovar dvojakého použitia. Open-source povaha RISC-V môže v skutočnosti zjednodušiť exportnú zhodu, pretože architektúra je verejne zdokumentovaná a auditovateľná.

Dá sa ARM kód portovať na RISC-V?

Kód na aplikačnej úrovni (C/C++) sa portuje s minimálnymi zmenami — rekompilujte s RISC-V GCC targetom. Avšak hardvérovo-špecifický kód vyžaduje prepísanie: štartovací assembler, obsluhy prerušení, periférne drivery, CMSIS/HAL volania a akékoľvek ARM-špecifické optimalizácie (NEON SIMD, TrustZone, DSP intrinsics). Plánujte 2–8 týždňov pre typický port firmvéru MCU, v závislosti od zložitosti a ARM-špecifických závislostí.

Čo je RISC-V vektorové rozšírenie?

RISC-V vektorové rozšírenie (RVV, ratifikované v1.0) je odpoveďou RISC-V na ARM Neon/SVE SIMD spracovanie. Používa model škálovateľnej dĺžky vektora — rovnaký binárny súbor beží efektívne na procesoroch s rôznymi šírkami vektora (128-bit až 1024-bit+). To ho robí vhodným pre AI inferenciu, spracovanie signálov a multimédiá. RVV sa stáva dostupným v produkčnom kremíku (napr. SiFive P870, T-Head C908) a je kľúčovým diferenciátorom pre edge AI aplikácie.

Ako vám Inovasense môže pomôcť

Pracujeme s architektúrami ARM aj RISC-V naprieč našimi projektmi hardvérového vývoja:

• Výber architektúry — dátovo podložené odporúčanie na základe vašich požiadaviek, objemu a časovej osi
• RISC-V na FPGA — integrácia soft jadier v FPGA návrhoch pre riadenie, spracovanie protokolov a AI
• Vlastný návrh SoC — architektúra system-on-chip založená na RISC-V pre vlastný kremík
• Vývoj firmvéru — bare-metal a RTOS vývoj pre ARM aj RISC-V ciele
• Edge AI akcelerácia — vlastné RISC-V rozšírenia pre inferenciu neurónových sietí
• Bezpečnostný dizajn — Hardware Root of Trust implementácia na oboch architektúrach
• EÚ zhoda — CE certifikácia a CRA pripravenosť pre RISC-V aj ARM produkty

Kontaktujte nás na diskusiu o tom, ktorá architektúra vyhovuje vášmu ďalšiemu embedded projektu — alebo či hybridný prístup vám poskytne to najlepšie z oboch svetov.