Was ist der Unterschied zwischen RISC-V und ARM?
ARM ist eine proprietäre Prozessorarchitektur, die von Arm Holdings lizenziert wird und in 99 % der Smartphones sowie in der Mehrheit der eingebetteten Systeme zum Einsatz kommt. RISC-V ist eine quelloffene Befehlssatzarchitektur (ISA) ohne Lizenzgebühren, die es jedem ermöglicht, RISC-V-Prozessoren zu entwerfen, zu modifizieren und herzustellen. ARM bietet ein ausgereiftes Ökosystem mit bewährtem Silizium und umfassender Softwareunterstützung. RISC-V bietet keine Lizenzkosten, vollständige Anpassung der Architektur und keine Herstellerbindung. Für Embedded-Projekte, die eine benutzerdefinierte Prozessorintegration erfordern, sehen Sie sich unsere FPGA-Entwicklungsdienstleistungen an – hier werden zunehmend RISC-V-Soft-Cores eingesetzt.
Warum diese Entscheidung jetzt wichtig ist
Die Prozessorarchitektur, die Sie für ein eingebettetes Produkt wählen, bindet Sie für einen Produktlebenszyklus von 5–15 Jahren. Im Jahr 2026 ist diese Entscheidung folgenreicher denn je, denn:
-
RISC-V hat die Serienreife erreicht. Bis 2025 wurden über 10 Milliarden RISC-V-Cores ausgeliefert. Es handelt sich nicht mehr um eine experimentelle Technologie – SiFive, Espressif (ESP32-C3/C6), Bouffalo Lab und WCH liefern serienreifes Silizium.
-
Die Lizenzkosten für ARM steigen. Der Börsengang von Arm Holdings und die nachfolgende Geschäftsstrategie haben die Lizenzgebühren in die Höhe getrieben, insbesondere für IoT-Designs mit geringen Margen.
-
Die digitale Souveränität der EU erfordert offene Architekturen. Die Investition von 43 Mrd. € im Rahmen des EU Chips Act unterstützt explizit quelloffene Hardware, und die European Processor Initiative (EPI) baut ihre HPC-Prozessoren auf RISC-V-Basis.
-
KI am Edge erfordert benutzerdefinierte Befehle. Die erweiterbare ISA von RISC-V ermöglicht das Hinzufügen kundenspezifischer Befehle zur KI-Beschleunigung – die feste ISA von ARM kann diese Flexibilität nicht bieten. Siehe Edge AI.
Eine falsche Wahl bedeutet entweder, dass Sie für ARM-Lizenzen bei einem kostensensiblen IoT-Gerät zu viel bezahlen oder den Reifegrad der Werkzeuge für eine zeitkritische Markteinführung unterschätzen.
Grundlagen der Architekturen
Was sie gemeinsam haben
Sowohl ARM als auch RISC-V sind RISC-Architekturen (Reduced Instruction Set Computer):
- Load/Store-Architektur – Speicherzugriff von der Berechnung getrennt
- Befehle mit fester Breite (meist 32-Bit)
- Große Registersätze (jeweils 32 Allzweckregister)
- Pipelined Execution für hohen Durchsatz
Was sie unterscheidet
| Aspekt | ARM | RISC-V |
|---|---|---|
| Lizenzmodell | Proprietär – Bezahlung pro Core oder pro Chip | Open-Source (BSD) – für immer kostenlos |
| ISA-Erweiterungen | Festgelegt von Arm Holdings (Neon, SVE, Helium) | Modular – benutzerdefinierte Erweiterungen frei hinzufügbar |
| Befehlskodierung | Variabel (Thumb-2: 16/32-Bit) | Klare feste Breite (32-Bit-Basis, 16-Bit komprimiert) |
| Architekturversionen | ARMv7-M, ARMv8-M, ARMv9 (komplexe Versionierung) | Einfach: RV32I, RV64I + Standarderweiterungen (M, A, F, D, C) |
| Abwärtskompatibilität | Umfassend (jahrzehntelange Legacy-Unterstützung) | Neues Design ohne Altlasten |
| Kundenspezifische Befehle | Lizenzrechtlich nicht gestattet | Vollständig erlaubt und gefördert |
| Herstellerbindung | An die Roadmap und Preisgestaltung von Arm Holdings gebunden | Keine Abhängigkeit von einem einzelnen Anbieter |
Die modulare ISA von RISC-V erklärt
Die Schlüsselinnovation von RISC-V ist ihr modularer Aufbau. Sie wählen nur die Erweiterungen aus, die Sie benötigen:
RV32I — Basis-Integer-Befehlssatz (obligatorisch, 47 Befehle)
+ M — Integer-Multiplikation/-Division
+ A — Atomare Operationen (Multi-Core, RTOS)
+ F — Gleitkomma mit einfacher Genauigkeit
+ D — Gleitkomma mit doppelter Genauigkeit
+ C — Komprimierte Befehle (16-Bit, reduziert Codegröße um 25-30 %)
+ V — Vektoroperationen (SIMD, KI-Beschleunigung)
+ B — Bitmanipulation
+ Zicsr — Steuer- und Statusregister
+ Custom — IHRE kundenspezifischen Befehle für Ihre AnwendungBeispiel: Ein einfacher IoT-Sensor benötigt nur RV32IMC (Integer + Multiplikation + komprimiert) – ein winziger Core mit ca. 15.000 Gattern. Ein Linux-fähiger Anwendungsprozessor benötigt RV64IMAFDC – ein wesentlich größerer Core, aber immer noch lizenzfrei.
Diese Modularität ist der Grund, warum RISC-V besonders leistungsfähig ist, wenn es in FPGAs integriert wird – Sie können genau den Prozessor synthetisieren, den Sie benötigen, zusammen mit benutzerdefinierten Hardware-Beschleunigern.
Direkter Leistungsvergleich
Reale Silizium-Benchmarks (Daten von 2026)
| Chip | Architektur | Core | MHz | CoreMark | CoreMark/MHz | Leistung | Preis (1k Stk.) |
|---|---|---|---|---|---|---|---|
| STM32F407 | ARM Cortex-M4 | M4 | 168 | 566 | 3,37 | 150 mW | 6,50 € |
| GD32VF103 | RISC-V (Bumblebee) | RV32IMAC | 108 | 360 | 3,33 | 90 mW | 2,80 € |
| ESP32-C3 | RISC-V | RV32IMC | 160 | 407 | 2,55 | 110 mW | 1,20 € |
| ESP32-S3 | ARM+Xtensa | Dual Xtensa LX7 | 240 | 1.181 | 4,92 | 310 mW | 2,50 € |
| STM32U5 | ARM Cortex-M33 | M33+TrustZone | 160 | 651 | 4,07 | 40 mW | 5,80 € |
| BL616 | RISC-V (T-Head E907) | RV32IMAFCP | 320 | 1.050 | 3,28 | 120 mW | 1,50 € |
| CH32V307 | RISC-V (RISC-V4F) | RV32IMAFCX | 144 | 476 | 3,31 | 80 mW | 1,80 € |
| SiFive U74 | RISC-V | RV64GC | 1.500 | 8.200 | 5,47 | 2 W | 15 €+ (SoM) |
| NXP i.MX 8M | ARM Cortex-A53 | A53 quad | 1.800 | 12.600 | 7,00 | 3 W | 18 €+ |
Wichtigste Erkenntnisse:
- Auf MCU-Ebene (Cortex-M vs. RV32) ist die Leistung pro MHz vergleichbar – innerhalb von 10–20 %.
- ARM-Anwendungsprozessoren (Cortex-A) führen weiterhin bei der absoluten Rohleistung.
- RISC-V-Chips sind bei vergleichbaren Leistungsstufen durchweg 30–60 % günstiger.
- Die Energieeffizienz von RISC-V ist wettbewerbsfähig, wobei einige Chips bei der Leistung pro Watt führend sind.
Wo ARM bei der Leistung gewinnt
- Hochleistungs-Anwendungsprozessoren – Cortex-A78, A720, X4 sind den RISC-V-Anwendungskernen um Jahre voraus.
- SoCs mit integrierter GPU – Für ARM Mali und Immortalis GPUs gibt es kein RISC-V-Äquivalent.
- KI-Beschleunigung – Die ARM Ethos NPU ist praxiserprobt; KI mit der RISC-V Vector Extension ist im Kommen.
Wo RISC-V bei der Leistung gewinnt
- Ultra-Low-Power-MCUs – kleinere Cores, geringerer Ruhestrom.
- Kundenspezifisch beschleunigte Workloads – benutzerdefinierte ISA-Erweiterungen können ARM bei spezifischen Algorithmen um das 10- bis 100-fache übertreffen.
- FPGA-Soft-Cores – RISC-V-Cores lassen sich effizient auf FPGAs synthetisieren; ARM hat keine entsprechende FPGA-Lizenzierung.
Reifegrad des Ökosystems: Der wahre Unterschied
Die Leistung ist ähnlich. Die Lücke im Ökosystem ist der Bereich, in dem die wirklichen Unterschiede liegen:
Entwicklungswerkzeuge
| Werkzeugkategorie | ARM | RISC-V |
|---|---|---|
| IDE | Keil MDK, IAR, STM32CubeIDE (ausgereift, integriert) | PlatformIO, Freedom Studio, Eclipse-basiert (funktional, weniger poliert) |
| Compiler | ARM GCC, ARM Compiler 6, IAR (hoch optimiert) | GCC (gut), LLVM/Clang (verbessert sich schnell) |
| Debugger | J-Link, ST-Link, ULINK (Hardware + Software ausgereift) | J-Link (teilweise), OpenOCD (gut), benutzerdefinierte Probes |
| RTOS | FreeRTOS, Zephyr, Mbed OS, ThreadX (erstklassige Unterstützung) | FreeRTOS, Zephyr, RT-Thread (gute Unterstützung, wachsend) |
| Linux | Ausgereift, Millionen von Implementierungen | Funktional, Mainline-Kernel-Unterstützung seit 2022 |
| Dokumentation | Umfassend, professionell | Variabel – ausgezeichnet bei großen Anbietern, spärlich bei kleineren |
Verfügbarkeit von Softwarebibliotheken
| Bibliothek/Framework | ARM-Unterstützung | RISC-V-Unterstützung |
|---|---|---|
| TensorFlow Lite Micro | ✅ Optimiert (CMSIS-NN) | ⚠️ Funktional, nicht optimiert |
| mbedTLS / WolfSSL | ✅ Hardwarebeschleunigt | ⚠️ Nur Software auf den meisten Chips |
| CMSIS-DSP | ✅ ARM-spezifische Optimierung | ❌ Kein Äquivalent (benutzerdefiniert verwenden) |
| Bluetooth-Stack (NimBLE) | ✅ Ausgereift | ✅ Gut (ESP32-C3/C6) |
| Wi-Fi-Stack | ✅ Ausgereift | ✅ Gut (ESP32-C-Serie) |
| USB-Stack (TinyUSB) | ✅ Ausgereift | ✅ Wachsend |
| Motorsteuerung (FOC) | ✅ ST, TI optimierte Bibliotheken | ⚠️ Begrenzt, meist benutzerdefiniert |
Fazit: Das Ökosystem von ARM ist über 15 Jahre reifer. Wenn Ihr Projekt eine spezielle Peripheriebibliothek, RTOS-Integration oder eine optimierte DSP-Routine benötigt, prüfen Sie die RISC-V-Unterstützung, bevor Sie sich dafür entscheiden.
Lizenz- und Kostenanalyse
ARM-Lizenzstruktur
Die ARM-Lizenzierung ist in Stufen unterteilt:
| Lizenztyp | Kosten | Was Sie erhalten |
|---|---|---|
| Lizenzgebühr pro Chip | 1–2 % des Chippreises | Nutzung eines vordefinierten ARM-Cores (z. B. Cortex-M4) |
| Architekturlizenz | 1–10 Mio. $+ im Voraus + Lizenzgebühren | Entwurf eines eigenen ARM-kompatiblen Cores |
| Flexible Access | 200.000–1 Mio. $/Jahr Abonnement | Zugriff auf das gesamte Portfolio während der Entwicklung |
RISC-V-Kostenstruktur
| Komponente | Kosten |
|---|---|
| ISA-Lizenz | 0 $ – Open-Source (BSD-Lizenz) |
| Soft-Core-IP | 0 $ (Open-Source: VexRiscv, PicoRV32, NEORV32) bis 50.000–500.000 $ (kommerziell: SiFive, Andes) |
| Entwicklungswerkzeuge | 0 $ (GCC, OpenOCD) bis 5.000–20.000 $ (kommerzielle IDEs) |
| RISC-V International Mitgliedschaft | 0 $ (Community) bis 250.000 $/Jahr (strategisches Mitglied) |
Kostenauswirkungen bei Skalierung
| Produktionsvolumen | ARM-Lizenzgebührenbelastung | RISC-V-Einsparungen |
|---|---|---|
| 10.000 Einheiten | ~2.000–20.000 € | Vernachlässigbarer Vorteil |
| 100.000 Einheiten | ~20.000–200.000 € | Bedeutende Einsparungen |
| 1.000.000 Einheiten | ~200.000–2.000.000 € | Erheblich – kann kundenspezifische Entwicklung finanzieren |
| 10.000.000 Einheiten | ~2–20 Mio. € | Massiv – deshalb beschleunigt sich die RISC-V-Einführung bei großen Stückzahlen |
Wichtige Erkenntnis: Bei IoT-Produkten mit geringen Stückzahlen (<50.000 Einheiten) ist der Kostenunterschied vernachlässigbar – wählen Sie basierend auf dem Ökosystem. Bei hochvolumigen IoT-Produkten für den Massenmarkt (>500.000 Einheiten) werden die Einsparungen bei den RISC-V-Lizenzen zu einem strategischen Vorteil.
RISC-V auf FPGAs: Der einzigartige Vorteil
Ein Bereich, in dem RISC-V kein ARM-Äquivalent hat, ist der Einsatz auf FPGAs. ARM lizenziert seine Cores (mit seltenen Ausnahmen) nicht für die FPGA-Synthese. RISC-V-Soft-Cores sind frei synthetisierbar:
Beliebte RISC-V-FPGA-Cores
| Core | Sprache | Architektur | Größe (LUTs) | MHz (Artix-7) | Merkmale |
|---|---|---|---|---|---|
| PicoRV32 | Verilog | RV32IMC | ~1.500 | 250–400 | Ultraklein, ideal für Steuerungsaufgaben |
| VexRiscv | SpinalHDL | RV32IMAFDC | 1.500–4.000 | 200–300 | Hochgradig konfigurierbar, Pipeline-Optionen |
| NEORV32 | VHDL | RV32IMACB_Zicsr | 3.000–5.000 | 100–200 | Vollständiges SoC mit Peripherie, exzellente Doku |
| CVA6 (Ariane) | SystemVerilog | RV64IMAFDC | 30.000+ | 100–150 | Linux-fähig, Anwendungsklasse |
| Ibex | SystemVerilog | RV32IMC | 3.000–4.000 | 200+ | lowRISC/Google, sicherheitsorientiert |
Warum das wichtig ist: Sie können einen RISC-V-Prozessor in Ihrem FPGA neben benutzerdefinierten Hardware-Beschleunigern platzieren – er führt Firmware zur Konfiguration und Steuerung aus, während die konfigurierbare Logik des FPGAs die Echtzeit-Signalverarbeitung übernimmt. Dies ist die Architektur hinter modernen Edge-AI-Plattformen und softwaredefinierten Instrumenten.
Bei Inovasense setzen wir regelmäßig RISC-V-Soft-Cores in unseren FPGA-Designs für die Verarbeitung auf der Steuerungsebene, das Protokollmanagement und die Konfiguration ein – und eliminieren so die Notwendigkeit eines separaten MCUs auf der Platine.
EU-Souveränität und strategische Überlegungen
Die europäische Perspektive
Die EU hat offene Architekturen zu einer strategischen Priorität gemacht:
- European Processor Initiative (EPI) – entwickelt RISC-V-basierte HPC- und Automotive-Prozessoren mit über 240 Mio. € EU-Fördermitteln
- EU Chips Act – eine Investition von 43 Mrd. € unterstützt explizit quelloffene Hardware und Designs, die die Abhängigkeit von Nicht-EU-IP-Anbietern verringern
- DARE-Projekt – EU-gefördertes RISC-V für Weltraumanwendungen
- OpenHW Group (mit Sitz in Europa) – kollaborative Entwicklung von RISC-V-Cores (CORE-V-Familie)
Für europäische Hardwareunternehmen bietet RISC-V einen Weg zur architektonischen Unabhängigkeit – keine Abhängigkeit von einem einzigen britisch-japanischen IP-Anbieter (Arm Holdings, im Besitz von SoftBank) für den Kern ihres Produkts.
Auswirkungen auf die Ausfuhrkontrolle
Gemäß den EU-Vorschriften für Güter mit doppeltem Verwendungszweck wird die Prozessorarchitektur selbst im Allgemeinen nicht kontrolliert – aber benutzerdefinierte Erweiterungen für Kryptografie oder Signalverarbeitung können eine Ausfuhrgenehmigung erfordern. Die Transparenz von RISC-V (Open-Source, überprüfbar) kann die Sicherheitszertifizierungsprozesse im Vergleich zum geschlossenen IP von ARM sogar vereinfachen.
Diversifizierung der Lieferkette
ARM-Chips stammen von einer begrenzten Anzahl von Anbietern (ST, NXP, TI, Nordic usw.). RISC-V-Silizium ist von einer breiteren, vielfältigeren Lieferkette erhältlich:
- China – Espressif, Bouffalo Lab, WCH, Allwinner (kostenoptimiertes IoT)
- Europa – Codasip, Andes (über TSMC EU), GreenWaves (KI-fokussiert)
- USA/Global – SiFive, Microchip (PolarFire SoC), Qualcomm (erforscht RISC-V)
Diese Vielfalt reduziert das Risiko der Abhängigkeit von einem einzigen Anbieter – eine Lektion, die viele Unternehmen während des Chipmangels 2021–2023 gelernt haben.
Entscheidungsrahmen: Wann welche Wahl treffen
Wählen Sie ARM, wenn:
✅ Die Markteinführungszeit entscheidend ist – das ausgereifte Ökosystem von ARM bedeutet weniger Debugging, mehr vorhandenen Code, schnellere Entwicklung ✅ Sie bewährte, optimierte Bibliotheken benötigen – DSP, ML-Inferenz, Motorsteuerung mit herstelleroptimiertem Code ✅ Sie auf einer bestehenden ARM-Codebasis aufbauen – die Portierung von Cortex-M zu Cortex-M ist trivial; die Portierung zu RISC-V erfordert Aufwand ✅ Sie TrustZone-Sicherheit benötigen – ARM TrustZone ist ausgereift und zertifiziert (PSA Level 2+) ✅ Ein Hochleistungs-Anwendungsprozessor benötigt wird – die Cortex-A-Serie hat immer noch einen Vorsprung von 2–3 Jahren vor RISC-V ✅ Ihr Team über ARM-Expertise verfügt – Umschulungskosten sind real
Wählen Sie RISC-V, wenn:
✅ Die Kosten pro Einheit entscheidend sind – keine Lizenzgebühren summieren sich bei hohen Stückzahlen ✅ Sie kundenspezifische Befehle benötigen – KI-Beschleunigung, benutzerdefinierte Kryptografie, domänenspezifische Verarbeitung ✅ Sie auf einem FPGA implementieren – RISC-V-Soft-Cores sind kostenlos, ARM ist nicht verfügbar ✅ Die EU-Souveränität eine Rolle spielt – quelloffene ISA ohne Anbieterabhängigkeit ✅ Ein Ultra-Low-Power-Design erforderlich ist – reduzieren Sie die ISA auf das Nötigste, eliminieren Sie ungenutzte Logik ✅ Sie ein Siliziumprodukt entwickeln – SoC-Designer sparen Millionen an Lizenzgebühren ✅ Ein langer Produktlebenszyklus (10+ Jahre) geplant ist – kein Risiko, dass der ISA-Anbieter die Bedingungen ändert oder die Gebühren erhöht
Der hybride Ansatz
Viele anspruchsvolle Designs verwenden beides:
- RISC-V für die Echtzeit-Steuerungsebene (klein, deterministisch, lizenzfrei)
- ARM für die Anwendungsebene (Linux, GUI, Netzwerk, KI-Inferenz)
- FPGA für die Hardwarebeschleunigung (Signalverarbeitung, benutzerdefinierte Schnittstellen)
Dieser heterogene Ansatz wird in Industrieprodukten und Automobilsystemen immer häufiger.
Sicherheitsvergleich
| Sicherheitsmerkmal | ARM | RISC-V |
|---|---|---|
| Trusted Execution | TrustZone (ausgereift, zertifiziert) | PMP + sPMP (funktional, weniger ausgereift) |
| Secure Boot | Bewährte Implementierungen | Verfügbar, herstellerabhängig |
| Seitenkanalresistenz | Umfangreiche Forschung, Gegenmaßnahmen | Wachsende Forschung, einige Lücken |
| Formale Verifikation | Begrenzt (Closed Source) | Möglich (Open Source ermöglicht vollständige Prüfung) |
| Post-Quantum-Fähigkeit | Herstellerabhängig | Kundenspezifische Erweiterungen möglich |
| CRA-Konformität | Unkompliziert mit TrustZone | Erreichbar mit sorgfältigem Design |
Wichtige Erkenntnis für sicherheitskritische Anwendungen: Die Sicherheitsarchitektur von ARM ist heute ausgereifter. Aber die Offenheit von RISC-V ermöglicht eine tiefere Sicherheitsüberprüfung – Sie können jeden Transistor verifizieren, was mit dem geschlossenen IP von ARM unmöglich ist. Für Verteidigung und kritische Infrastrukturen wird diese Transparenz zunehmend geschätzt.
Erste Schritte mit RISC-V
Wenn Sie RISC-V für ein neues Projekt evaluieren:
Schnellstart-Hardware
| Board | Chip | Preis | Am besten geeignet für |
|---|---|---|---|
| ESP32-C3-DevKitM | ESP32-C3 (RV32IMC) | 8 € | Wi-Fi/BLE IoT, Arduino-kompatibel |
| Milk-V Duo | CV1800B (RV64GCV + ARM A53) | 9 € | Linux + RTOS, Dual-Architektur |
| Sipeed Longan Nano | GD32VF103 (RV32IMAC) | 5 € | Bare-Metal Embedded, STM32-ähnlich |
| SiFive HiFive Unmatched | SiFive U74 (RV64GC) | 600 € | Desktop-Linux, SW-Entwicklung |
| Digilent Arty A7 + VexRiscv | FPGA-Soft-Core | 130 € | Prototyping von benutzerdefinierten RISC-V-SoCs |
Lernpfad
- Beginnen Sie mit dem ESP32-C3 – vertraute Arduino/PlatformIO-Umgebung, Wi-Fi/BLE inklusive
- Versuchen Sie Bare-Metal – schreiben Sie Startup-Code, verstehen Sie CSRs, konfigurieren Sie Timer-Interrupts
- Fügen Sie ein RTOS hinzu – portieren Sie FreeRTOS oder Zephyr, um die HAL-Unterschiede zu ARM zu verstehen
- Wechseln Sie zu FPGAs – synthetisieren Sie VexRiscv oder NEORV32 auf einem Arty-Board und passen Sie das SoC an
Häufig gestellte Fragen
Wird RISC-V ARM ersetzen?
Nicht kurzfristig
Quellen und offizielle Verweise
- Cyber Resilience Act — Regulation (EU) 2024/2847 — EUR-Lex (Amtsblatt der EU)
- EU Dual-Use Regulation — Regulation (EU) 2021/821 — EUR-Lex (Amtsblatt der EU)