RISC-V – Open-Standard-Prozessorarchitektur
RISC-V (ausgesprochen „risk-five“) ist eine Open-Standard-Befehlssatzarchitektur (Instruction Set Architecture, ISA), die auf den Prinzipien des Reduced Instruction Set Computing (RISC) basiert. Im Gegensatz zu proprietären ISAs wie ARM und x86 ist RISC-V unter einer Open-Source-Lizenz frei verfügbar. Das bedeutet, dass jeder RISC-V-Prozessoren entwerfen, herstellen und verkaufen kann, ohne Lizenzgebühren zahlen zu müssen.
Warum RISC-V wichtig ist
| Aspekt | RISC-V | ARM | x86 |
|---|---|---|---|
| Lizenz | Offen, lizenzkostenfrei | Lizenziert (Lizenzgebühren pro Core oder pro Einheit) | Proprietär (nur Intel/AMD) |
| Anpassbarkeit | Vollständig – Hinzufügen eigener Befehle | Begrenzt – nur ARM-Vorlagen | Keine |
| Verwaltung | RISC-V International (Schweizer Stiftung) | ARM Holdings (SoftBank) | Intel Corporation |
| Souveränität | Kein Vendor-Lock-in | Lizenzierung mit Sitz im Vereinigten Königreich | Sitz in den USA |
| Einführungskosten | Keine Lizenzgebühren | > 1 Mio. USD für Architekturlizenz | Nicht verfügbar |
RISC-V ist die einzige bedeutende ISA, bei der kein einzelnes Land und kein einzelnes Unternehmen die Spezifikation kontrolliert. Dies macht sie zur strategischen Wahl für die europäische Halbleitersouveränität.
Überblick über die RISC-V-Architektur
Modularer Aufbau
RISC-V verwendet eine modulare ISA – einen kleinen Basisbefehlssatz mit optionalen Standarderweiterungen:
| Erweiterung | Name | Zweck |
|---|---|---|
| RV32I / RV64I | Basis-Ganzzahlbefehlssatz | Ganzzahl-Kernoperationen (32 Bit oder 64 Bit) |
| M | Multiplikation/Division | Hardware-Multiplikation und -Division |
| A | Atomare Operationen | Atomare Speicheroperationen (Multi-Core-Synchronisation) |
| F / D | Gleitkomma | Gleitkomma mit einfacher/doppelter Genauigkeit |
| C | Komprimierte Befehle | 16-Bit-Befehle für Codedichte (IoT) |
| V | Vektor | SIMD/Vektorverarbeitung (KI, DSP) |
| B | Bitmanipulation | Beschleunigung von Kryptografie, Kompression |
| H | Hypervisor | Unterstützung für Hardware-Virtualisierung |
Das gängigste Profil für eingebettete Systeme ist RV32IMAC (32 Bit mit Multiplikations-, atomaren und komprimierten Befehlen).
RISC-V vs. ARM – Detaillierter Vergleich
| Faktor | RISC-V | ARM Cortex |
|---|---|---|
| Lizenzmodell | Freier, offener Standard | Lizenzgebühr pro Einheit oder pro Core |
| Benutzerdefinierte Erweiterungen | Volle Freiheit zum Hinzufügen eigener Befehle | Beschränkt auf vordefinierte Konfigurationen |
| Reifegrad des Ökosystems | Wächst schnell (GCC, LLVM, Linux-Mainline) | Ausgereift (über 20 Jahre) |
| Sicherheitserweiterungen | Benutzerdefinierte TrustZone-ähnliche Implementierungen | ARM TrustZone (standardisiert) |
| KI/ML-Erweiterungen | RISC-V Vector (RVV), benutzerdefinierte Beschleuniger | ARM Ethos, Helium, SVE2 |
| Europäische Unterstützung | EPI, OpenHW Group, Finanzierung durch CHIPS-JU | Weit verbreitet, aber nicht souverän |
RISC-V in Europa – Halbleitersouveränität
Die Europäische Union hat RISC-V als strategische Technologie identifiziert, um die Abhängigkeit von Nicht-EU-Halbleiter-IP zu verringern:
- European Processor Initiative (EPI) – Entwicklung von RISC-V-basierten Prozessoren für HPC und die Automobilindustrie.
- Gemeinsames Unternehmen Chips (CHIPS-JU) – EU-Finanzierung für RISC-V-Pilotlinien und Designzentren.
- OpenHW Group – Von Europa geführtes Konsortium, das verifizierte, industrietaugliche RISC-V-Cores (CORE-V-Familie) entwickelt.
- Barcelona Supercomputing Center – RISC-V-basierte europäische HPC-Beschleuniger.
RISC-V auf FPGAs
RISC-V-Cores werden häufig auf FPGAs implementiert für:
- Prototyping von kundenspezifischen SoCs – Validierung von Prozessor-Erweiterungen vor dem ASIC-Tape-out.
- Soft-Core-Prozessoren – Bereitstellung konfigurierbarer RISC-V-Cores in FPGA-basierten Produkten.
- Hardware-Sicherheit – Benutzerdefinierte Sicherheitserweiterungen ohne Vertrauensprobleme mit Drittanbieter-IP.
- Lehre und Forschung – Offene Cores wie PicoRV32, VexRiscv, CVA6 (Ariane).
| Core | Sprache | Pipeline | Zielplattform |
|---|---|---|---|
| PicoRV32 | Verilog | Single-Issue | Kleine FPGAs (iCE40) |
| VexRiscv | SpinalHDL | Konfigurierbar | Flexible eingebettete Systeme |
| CVA6 (Ariane) | SystemVerilog | 6-stufig, 64 Bit | Linux-fähiges SoC |
| BOOM | Chisel | Superskalar, OoO | Hochleistungs-Forschung |
Verwandte Begriffe
- FPGA – Plattform für das Prototyping und die Bereitstellung von RISC-V-Cores.
- SoC – System-on-Chip-Bausteine, die zunehmend RISC-V-Cores verwenden.
- Edge AI – RISC-V-Vektorerweiterungen ermöglichen effiziente KI auf dem Gerät.
RISC-V ist ein zentraler Bestandteil unserer Strategie zur EU-Hardware-Souveränität – die Verwendung von Open-ISA-Cores auf in Europa beschafftem Silizium beseitigt die Abhängigkeit von der Lizenzierung von Nicht-EU-IP. Unsere FPGA-Entwicklungsdienstleistungen umfassen die Integration von RISC-V-Soft-Cores für eingebettete Systeme, die lizenzkostenfreie und auditierbare Prozessorarchitekturen erfordern.
Offizielle Referenzen
- RISC-V International – official specification – RISC-V International