Application-Specific Integrated Circuit (ASIC)
ASIC je integrovaný obvod navrhnutý a vyrobený pre jednu konkrétnu aplikáciu, nie pre všeobecné použitie. Zatiaľ čo procesor (CPU) spúšťa ľubovoľný softvér a FPGA rekonfiguruje ľubovoľnú digitálnu logiku, silikón ASIC je fyzicky zaviazaný jednej funkcii — a práve toto obmedzenie je dôvod, prečo ASIC poskytuje najvyšší výkon, najnižšiu spotrebu a najnižšiu cenu za kus, ktorú možno dosiahnuť v polovodičovej výrobe. Kompromisom sú NRE náklady v miliónoch eur a 12–24 mesačný vývojový cyklus od RTL zmrazenia po prvý silikón.
Kľúčové fakty
| Aspekt | Detail |
|---|---|
| Definícia | Integrovaný obvod navrhnutý pre jednu aplikáciu (vs. všeobecný CPU/GPU) |
| NRE náklady | €500K (zrelý 28nm uzol) až €100M+ (pokročilý 3nm s EUV maskami) |
| Čas po prvý silikón | Typicky 12–24 mesiacov (RTL → tape-out → fab → puzdrenie → test) |
| Cena za kus pri 1M objeme | €0,50 – €50 (vs. FPGA €15 – €200 za ekvivalentnú logiku) |
| Energetická efektívnosť | 5–10× lepšia než FPGA, 50–100× lepšia než CPU pre rovnaký workload |
| Hodinová frekvencia | 1–5 GHz dosiahnuteľné na pokročilých uzloch (FPGA limitované cca 1 GHz) |
| Process nodes (2026) | Zrelé: 180/130/65nm. Moderné: 28/22nm. Pokročilé: 7/5/3nm EUV |
| Modifikácia po tape-out | Nemožná — akákoľvek zmena vyžaduje novú mask set (€500K+) |
Typy ASIC
Nie všetky ASIC sú rovnako vlastné. Priemysel rozlišuje štyri úrovne podľa toho, koľko silikónu je vlastných vs. pre-designed:
- Full-custom ASIC — Každý tranzistor umiestnený ručne. Maximálny výkon, používa sa v CPU jadrách a analógovo-zmiešaných návrhoch. NRE: €5M – €100M+.
- Standard-cell ASIC (semi-custom) — Návrhár skladá čip z knižnice pre-charakterizovaných logických buniek (NAND, flip-flop, atď.) dodávaných foundry. Dominantný model pre digitálne ASIC v roku 2026. NRE: €500K – €10M.
- Structured ASIC / Gate Array — Väčšina vrstiev je pre-definovaná; návrhár prispôsobuje len horné metalické vrstvy prepojov. Rýchlejšia výroba (
6 mesiacov), nižšia NRE (€200K), ale nižší výkon než plne standard-cell. Príklady: eASIC (teraz Intel), Triad Semiconductor. - Hardened FPGA (konverzia FPGA-to-ASIC) — Validovaný FPGA návrh portovaný do pevného silikónu. Užitočné, keď FPGA dizajn je overený, ale objem teraz oprávňuje ASIC náklady. Náš sprievodca FPGA vs ASIC pokrýva túto konverznú cestu.
ASIC vs FPGA porovnanie
| Kritérium | ASIC | FPGA |
|---|---|---|
| Výkon | Najvyšší (1–5 GHz) | Vysoký (200–800 MHz typicky) |
| Energetická efektívnosť | Najlepšia | 2–10× horšia než ASIC |
| NRE náklady | €500K – €10M+ | €10K – €150K |
| Cena za kus pri 10K objeme | €2 – €50 | €15 – €200 |
| Cena za kus pri 1M objeme | €0,50 – €10 | Stále €15 – €200 (bez škálovania) |
| Time-to-market | 12–24 mesiacov | 3–6 mesiacov |
| Rekonfigurácia po nasadení | Žiadna — pevný silikón | Plná — reprogramácia cez OTA |
| Ochrana IP | Vynikajúca (mask-level obfuscation) | Stredná (bitstream je kopírovateľný) |
| Najlepšie pre | Veľký objem, pevná funkcia, nízka spotreba, rýchle | Malý-stredný objem, vyvíjajúce sa požiadavky, paralelné spracovanie |
Bod prechodu, kde sa ASIC stane ekonomickým, je typicky 50 000 až 500 000 kusov, v závislosti od komplexnosti. Pod touto hranicou FPGA vyhráva v celkových nákladoch.
Reálne príklady ASIC
ASIC dominujú v trhoch, kde výrobné objemy oprávňujú amortizovať NRE:
- Smartphone SoC (Apple A-séria, Qualcomm Snapdragon, MediaTek Dimensity) — Stovky miliónov kusov; full-custom na 3–5nm uzloch
- Kryptomenové ťaženie — Bitcoin SHA-256 ASIC ako Bitmain Antminer; výrobné série 100 000+ kusov pri €1 500 – €5 000 za čip
- Sieťový switching silikón — Broadcom Tomahawk, Marvell Teralynx; 12,8 – 51,2 Tbps switching vo vlastnom 5nm silikóne
- AI akcelerátory — Google TPU, NVIDIA Tensor Cores (v rámci GPU), Tesla Dojo, Cerebras WSE-3
- Spotrebná elektronika — Smart TV hlavné SoC, herné konzoly (Sony PlayStation, Microsoft Xbox vlastný AMD silikón)
- Automotive — NXP S32, Renesas R-Car, Mobileye EyeQ ADAS čipy
- IoT moduly — Espressif ESP32, Nordic nRF, Bluetooth/Wi-Fi combo SoC
Kedy zvoliť ASIC
Zvoľte ASIC, keď výrobný objem oprávňuje NRE a platí jedno alebo viac: cena za kus je primárnym produktovým obmedzením (spotrebná elektronika, IoT vo veľkom rozsahu), energetický rozpočet je extrémny (batériové zariadenia, edge AI), vyžadujú sa GHz hodinové frekvencie, ochrana IP je kritická (proprietárne algoritmy v silikóne), alebo životný cyklus produktu je dlhý so stabilnými špecifikáciami.
Vyhnite sa ASIC, keď sa môžu meniť požiadavky po návrhu (akákoľvek modifikácia vyžaduje novú €500K+ mask set), objem je pod ~50 000 kusov (FPGA celkové náklady vyhrávajú), alebo nemôžete spáchať 12–24 mesačnú vývojovú časovú os a verifikačnú prísnosť, ktorú ASIC tape-out vyžaduje.
Stratégia “FPGA-first”
Pre produkty s potenciálnou ASIC budúcnosťou sofistikované tímy používajú dvojfázový prístup: prototyp a počiatočná výroba na FPGA (3–6 mesiacov, nízke NRE), validácia návrhu v reálnom trhu, potom konverzia na ASIC, akonáhle objem oprávni investíciu. Toto eliminuje najväčšie ASIC riziko — navrhnúť nesprávnu vec a stratiť €2M+ na nepoužiteľnej mask sete. Pozrite náš sprievodca FPGA vs ASIC pre rozhodovací rámec.
Súvisiace pojmy
- FPGA — Rekonfigurovateľná alternatíva k ASIC pre malý-stredný objem
- SoC — System-on-Chip; moderné SoC sú ASIC integrujúce CPU, pamäť, periférie a akcelerátory
- RTL dizajn — Metodológia popisu hardvéru ktorá produkuje FPGA bitstreamy aj ASIC mask sety
- VHDL — Štandardný HDL pre európsky ASIC a FPGA dizajn
- DO-254 — Štandard zabezpečenia návrhu aplikovateľný na ASIC v leteckej elektronike
Naše ASIC kapacity
Hoci väčšina projektov ťaží z našich služieb návrhu FPGA pri nízko-stredných objemoch, Inovasense podporuje FPGA-to-ASIC konverziu pre klientov, ktorých validované FPGA návrhy dosiahli objemy oprávňujúce ASIC ekonomiku. Poskytujeme front-end RTL vylepšenia, rozšírenie verifikácie, vloženie design-for-test (DFT) a partnerstvo s európskymi poskytovateľmi foundry služieb pre back-end tape-out. Pre obranné a letecké projekty vyžadujúce DO-254 zabezpečenie návrhu alebo EÚ dual-use export compliance, náš proces zahŕňa dokumentačné balíčky potrebné pre ASIC aj FPGA implementácie.
Oficiálne referencie
- IEC 62368-1 — Bezpečnostné požiadavky pre elektronické zariadenia — IEC, aplikovateľný bezpečnostný štandard pre ASIC-obsahujúce spotrebné a priemyselné produkty
- JEDEC štandardy — Technické špecifikácie pre polovodičové puzdrenie a ASIC rozhrania (DDR pamäť, eMMC, atď.)
- DO-254 — RTCA štandard zabezpečenia návrhu pre ASIC v leteckej elektronike