PCB-Design – Leiterplattenentwurf
PCB-Design (Leiterplattenentwurf) ist der Entwicklungsprozess zur Erstellung der physischen Leiterplatte, die elektronische Bauteile mechanisch trägt und über leitfähige Kupferbahnen (Leiterbahnen), Lötpads und Durchkontaktierungen (Vias), die auf laminierte Substratschichten geätzt werden, elektrisch verbindet.
Warum PCB-Design wichtig ist
Auf der Leiterplatte wird der Schaltplan eines Produkts zur physischen Realität. Ein mangelhaftes PCB-Design kann folgende Probleme verursachen:
- Fehler bei der Signalintegrität – Übersprechen, Reflexionen, Impedanzfehlanpassungen bei Hochgeschwindigkeitsschnittstellen.
- Probleme bei der Stromversorgung – Spannungseinbrüche, übermäßiges Rauschen, Ground Bounce.
- EMV-Nichtkonformität – Nichterfüllung der Anforderungen für die CE-Kennzeichnung (EN 55032/55035) aufgrund von gestrahlten oder leitungsgebundenen Störaussendungen.
- Thermische Probleme – Überhitzung von Bauteilen, Derating, verkürzte Produktlebensdauer.
- Fertigungsfehler – Verstöße gegen DFM-Regeln (Design for Manufacturing), die die Ausschussraten und Kosten erhöhen.
Lagenaufbau von Leiterplatten
Moderne Hardwareprodukte verwenden mehrlagige Leiterplatten (Multilayer-PCBs). Die Anzahl der Lagen hängt von der Komplexität ab:
| Anwendung | Typische Lagenanzahl | Wesentliche Herausforderungen |
|---|---|---|
| Einfacher IoT-Sensor | 2–4 | Kostenoptimierung, Antennenplatzierung |
| Industriesteuerung | 4–6 | Mixed-Signal-Isolation, EMV |
| FPGA-Trägerplatine | 8–12 | High-Speed-DDR, kontrollierte Impedanz |
| Verteidigungs-/Luft- und Raumfahrtsystem | 12–20 | SerDes-Routing (112G), Power Integrity |
| Server-/HPC-Platine | 16–24 | PCIe Gen5/6, Wärmemanagement |
Kritische Disziplinen im PCB-Design
Signalintegrität (SI)
Für Hochgeschwindigkeitsschnittstellen (DDR5, PCIe Gen5, 112G SerDes, LVDS) stellt die Analyse der Signalintegrität sicher:
- Kontrollierte Impedanz – Leiterbahnbreiten und Lagenaufbau, abgestimmt auf 50 Ω / 100 Ω differentiell.
- Längenanpassung – Kritisch für DDR und parallele Busse.
- Via-Optimierung – Back-Drilling, Via-in-Pad, Anti-Pad-Dimensionierung.
- Übersprechanalyse – Abstandsregeln zur Vermeidung von Kopplungen zwischen benachbarten Leiterbahnen.
Power Integrity (PI)
Die Analyse des Stromversorgungsnetzes (Power Delivery Network, PDN) gewährleistet eine stabile Spannungsversorgung:
- Platzierung von Entkopplungskondensatoren – Optimiert für die Zielimpedanz über den Frequenzbereich.
- Analyse von Ebenenresonanzen – Identifizierung und Dämpfung von PDN-Resonanzen.
- Design des Spannungsreglermoduls (VRM) – Point-of-Load-Regler, Power-Sequencing.
- Stromdichteanalyse – Vermeidung von Kupferüberhitzung auf Pfaden mit hoher Stromstärke.
Design for Manufacturing (DFM)
- Bauteilplatzierung – Berücksichtigung der automatisierten Bestückung (Abstände für Pick-and-Place).
- Nutzenaufbau – Optimierung der Leiterplatten-Nutzenlayouts für die Produktionseffizienz.
- Testbarkeit – Zugang zu Testpunkten für In-Circuit-Tests (ICT) und Boundary Scan (JTAG).
- IPC-Normen – IPC-2221 (allgemein), IPC-6012 (Qualifizierung), IPC-A-610 (Abnahmekriterien).
EMV & Konformität
- CE-Kennzeichnung – EMV-Prüfungen gemäß EN 55032 (Störaussendungen) und EN 55035 (Störfestigkeit).
- Abschirmung – Strategische Masseflächen, Guard Traces, Abschirmgehäuse.
- Filterung – Gleichtaktdrosseln, Ferritperlen an I/O-Schnittstellen.
- REACH & RoHS – Materialkonformität mit EU-Umweltvorschriften.
Arbeitsablauf im PCB-Design
- Schaltplanerstellung – Bauteilauswahl, Schaltungsentwurf, Netzzuweisung.
- Bauteilbibliothek – Erstellung/Validierung von Footprints, 3D-Modellen und Symbolen.
- Platinenumriss & Randbedingungen – Mechanischer Formfaktor, Befestigungsbohrungen, Steckverbinderpositionen.
- Definition des Lagenaufbaus – Impedanzziele, Verteilung von Signal-, Versorgungs- und Masseebenen.
- Bauteilplatzierung – Strategische Positionierung für Signalfluss, Wärmemanagement und Herstellbarkeit.
- Routing – Verlegen der Leiterbahnen mit regelbasierten Vorgaben (Impedanz, Länge, Abstand).
- DRC/ERC – Design Rule Check und Electrical Rule Check.
- Fertigungsausgabe – Gerber-Dateien, Bohrdateien, Stückliste (BOM), Bestückungspläne.
PCB-Design-Tools
| Tool | Anbieter | Typische Anwendung |
|---|---|---|
| Altium Designer | Altium | Allgemeines professionelles PCB-Design |
| Cadence Allegro | Cadence | High-Speed, komplexe Multilayer-Platinen |
| Mentor PADS / Xpedition | Siemens | Enterprise, Verteidigung, Automotive |
| KiCad | Open Source | Prototyping, Ausbildung, kostensensitive Projekte |
| OrCAD | Cadence | Professionelles Design im mittleren Segment |
Verwandte Begriffe
- FPGA – Leiterplatten für FPGA-Systeme erfordern fortschrittliche Lagenaufbauten und High-Speed-Routing.
- SoC – System-on-Chip-Bausteine erfordern ein sorgfältiges Co-Design der Leiterplatte für Stromversorgung und Wärmemanagement.
- IoT – Leiterplatten für IoT-Produkte müssen Kosten, Größe, Antenne und Leistungsaufnahme in Einklang bringen.
- CE-Kennzeichnung – Die EMV-Konformitätsprüfung ist untrennbar mit der Qualität des PCB-Designs verbunden.
Unser Service für Industriedesign & PCB-Entwicklung umfasst die Schaltplanerstellung, das Design von mehrlagigen Lagenaufbauten, die Analyse von Signal- und Power-Integrity sowie die DFM-Prüfung – und stellt sicher, dass die Hardware die EMV-Anforderungen für die CE-Kennzeichnung vom ersten Prototyp an erfüllt.
Offizielle Referenzen
- IPC-2221B – Generic Standard on Printed Board Design – IPC (Gremium für PCB-Design-Normen)